Intel Core 2 Duo E8800 (ES)
Intel Core 2 Duo E6200 (ES)
Intel Core 2 Duo E7700
Intel Pentium II 266 (0,35µ)
Intel Core 2 Duo E7800
AMD EPYC 7232P
|
|||
Marque | AMD | ||
Modèle | EPYC | ||
Architecture | x86 | ||
Nom de code | Rome | ||
Fréquence (Nominale/Boost) | 3.1 GHz/3.2 GHz | ||
Coeurs/Threads | 8/16 | ||
Type de marché ciblé | Serveurs | ||
Format / Support | LGA-4094 / Socket SP3 | ||
Caractéristiques mécaniques | |||
Dimensions | 7,54x5,85 cm | Finesse de gravure | 7 nm |
Taille du Die (CPU+IGP) | 74+416 mm² | Nombre de transistors (CPU+IGP) | 3900000000+8340000000 |
Caractéristiques électriques | |||
Tension | ??? | TDP | 120 W |
Bus | |||
Type de Bus | PCI-Express 4.0 | Largeur | 64 bits |
Horloge de base | 100 MHz | Coefficient | 32.0x |
Vitesse bus PCI-Express 4.0 | ??? | ||
Caches | |||
Cache L1 (data) | 8x32 Ko | Cache L1 (instruction) | 8x64 Ko |
Cache L2 | 8x512 Ko | Cache L3 | 32 Mo |
Autres informations | |||
Date de sortie | 7 août 2019 | ||
Prix au lancement | $450 (tarif OEM - par lot de 1000) | ||
Fonctions/Spécificités |
16-bit Floating-Point conversion instructions (F16C) 3-operand Fused Multiply-Add instructions (FMA3) Advanced Vector Extensions (AVX) Advanced Vector Extensions 2 (AVX2) AES New Instructions BMI Enhanced Virus Protection (EVP) MMX Pacifica Precision Boost 2 Pure Power Secure Hash Algorithm extensions (SHA) Secure Mode Execution Protection (SMEP) Simultaneous MultiThreading (SMT) SSE SSE2 SSE3 SSE4.1 SSE4.2 SSE4a SSSE3 Supervisor Mode Access Prevention (SMAP) x86-64 instructions |
||
Périphériques intégrés |
Contrôleur mémoire DDR4-3200 Octo Channel Contrôleur PCI-Express 4.0 128 lignes Contrôleur Serial-ATA 3.0 Contrôleur USB 3.0 Contrôleur I2C Interface SPI Interface LPC Contrôleur hôte SMBus UART High Speed Ports E/S génériques Horloge temps réel |
||
Référence Produit | 100-000000081 (OEM), 100-000000081WOF (BOX) | ||
Rareté | |||
Dans collection ? | non | ||
Benchmarks |