Коллекция > Разное > IC не указан в базе данных

266 MHz
CBGA 255

Le processeur qui équipe la Wii est dérivé du PowerPC d'IBM, et son nom de code est Broadway.
il est possible de produire environ 2 500 Broadway avec un seul wafer.
IBM 90nm SOI
19 mm²
4 Watt
729 MHz
256 Ko Cache L2
3 Gflops

La wii intègre un processeur graphique, nom de code : Hollywood développé par ATI
Tout comme le processeur principal, l'IBM broadway, ce processeur est gravé avec une finesse de 90nm,
il est cadencé à 243 MHz. il contient une mémoire interne de 3 Mo pour le cache texture et le framebuffer. Il intègre aussi le contrôleur I/O et le processeur Audio.

C’est un chip de test, qui contient quelques cellules de FPGA (logique programmable) en techno TSMC 40nm.

Field Programmable Gate Array (FPGA)

DIGITAL LIGHT PROCESSOR

en CMPGA-959

LGA-1368

en CHSLGA-587

NEC D30710RS-300
64-bit RISC CPU

Type : Bit Slice Processor
Family : AMD 2901
Socket :DIP48
Manufacturing process : Low power Schottky technology

était installé sur une carte avec un Intel 486DX50

La PS3 utilise le microprocesseur Cell, qui est constitué d'un «Power Processing Element» (PPE) à base de PowerPC de 3,2 GHz et de six éléments de traitement synergique (SPE) accessibles. Un septième fonctionne dans un mode spécial et est consacré à des aspects de l'OS et la sécurité, et un huitième est un spare pour améliorer les rendements de production. Le CPU cellulaire de PlayStation 3 atteint un maximum théorique de 230,4 GFLOPS dans des opérations en virgule flottante de précision simple et jusqu'à +15 GFLOPS double précision en utilisant un raffinement itératif pour la solution d'équations linéaires

Manufacturer:Intel
Model:C8751H
Speed:12MHz
Type:MCS-51
Data Code:8450
Introduced:1980
Transistors:??
Package:40CDIP w/ Gold Lid
Process:3 Micron
Architecture:8 bit MCU
Used in:Control applications

A82385-20 IV (B)
High-performance 32-bit cache controler
20 MHz
132-pin CPGA

Family: PowerPC RISC Freqence: 333 Mhz Bus: 66 Mhz Made: 49, 1997 Package: 255 ball BGA on 288 pin PGA adapter . Issu d'un serveur IBM RS6000.

Microprocesseur 8Bits
Fréquence 6,17 MHz
Ce processeur fut commercialisé pour la toute première fois en juillet 1976. Au début des années 1980 il fut très populaire dans la
conception des ordinateurs 8-bits comme le Radio Shack TRS-80, les Sinclair ZX80, ZX81, ZX Spectrum, le standard MSX, les Amstrad
CPC et plus tard dans les systèmes embarqués. Avec la famille des MOS 6502, il domina le marché des micro 8-bit à partir de la fin des
années 1970 jusqu’au milieu des années 1980.
Le Z80 a été conçu pour être compatible avec l’Intel 8080, et donc la majorité du code pour 8080 pouvait fonctionner sans grandes
modifications sur le Z80.

était installé sur la même carte que le CPU Z 80
utilisé pour une application industrielle .

Fréquence 6 MHz
Package44-pin plastic QFP

Fréquence 8 MHz

FREQUENCE & BUS 4 MHz
40-pin plastic DIP

Fréquence 4 MHz

Fréquence 4 MHz

Fréquence 8 MHz

Family: 6500 Architecture: 8-bit

Microprocesseur 8 Bits
issue d'un commodore 710

Fréquence 3.5MHz-12MHz
BUS 3.5MHz-12MHz, 8-bit
44-pin PLCC
0°C - 70°C

Family: MCS-41 Architecture: 8-bit

Family: MCS-41 Architecture: 8-bit

Fréquence 8 MHz

Fréquence 8 MHz

Family : Motorola 68012
Frequency : 10 MHz
Package 84-pin ceramic PGA

1 MHz
40-pin plastic DIP
Manufacturing process HMOS
Data width 8 bit
Physical memory (KB) 64
V core (V) 5
Minimum/Maximum operating temperature (°C) 0 - 70
Maximum power dissipation (W) 1

SRAM 16Kx4

MCS-96
16 Bit Microcontroller
64 pin PQFP

MCS-48
8 bit Microcontroller
40-pin plastic DIP

MCS-96
20MHz
80 pin SQFP

MCS-96
12 MHz
PLCC 68

MCS-96
18 MHz
PLCC 68

SRAM 4Kx4 45nS

High performance
—150 Dhrystone 2.1 MIPS @ 133 MHz
—235 Dhrystone 2.1 MIPS @ 206 MHz
Memory bus
—Interfaces to ROM, synchronous mask
ROM (SMROM), Flash, SRAM,
SRAM-like variable latency I/O,
DRAM, and synchronous DRAM (SDRAM)
—Supports two PCMCIA sockets
Low power (normal mode)
—<240 mW @1.55 V/133 MHz
—<400 mW @1.75 V/206 MHz
32-way set-associative caches
—16 Kbyte instruction cache
—8 Kbyte write-back data cache
Integrated clock generation
—Internal phase-locked loop (PLL)
—3.686-MHz oscillator
—32.768-kHz oscillator
32-entry MMUs
—Maps 4 Kbyte, 8 Kbyte, or 1 Mbyte
Power-management features
—Normal (full-on) mode
—Idle (power-down) mode
—Sleep (power-down) mode
Write buffer
—8-entry, between 1 and 16 bytes each
Big and little endian operating modes
Read buffer
—4-entry, 1, 4, or 8 words
3.3-V I/O interface
256 mini-ball grid array (mBGA)

Core Frequency:400 MHz
Board Frequency:100 MHz
Clock Multiplier:4.0
Data bus (ext.):64 Bit
Address bus:64 Bit
Transistors:5400000
Circuit Size:0.25 µ
Volt:1.9 V
L1 Cache:16+16 KB
L2 Cache:8 MB ext.

Frequence 750 MHz
Bus 5 X 150 MHz
Support 1368-pin flip-chip ceramic LGA
Date de sortie September 27, 2000
Nom de code Cheetah
Finesse de gravure 0.18 micron aluminum
Nombre de transistors 29 million transistors
Taille du Die 330mm2

Famille: PowerPC RISC
Fréquence: 90 Mhz
Bus: 45 Mhz
Boitier: 304 pin CQFP

Fréquence 12 MHz
ROM 8 KBytes
RAM 237 Bytes
I/O Lines 24

4 MHz

8 Bit Microcontroller
PLCC 44